微波EDA网,见证研发工程师的成长! 2025濠电姷鏁告慨鐑藉极閸涘﹥鍙忛柟缁㈠枟閸庡顭块懜闈涘缂佺嫏鍥х閻庢稒蓱鐏忣厼霉濠婂懎浜惧ǎ鍥э躬婵″爼宕熼鐐差瀴闂備礁鎲¢悷銉ф崲濮椻偓瀵鏁愭径濠勵吅闂佹寧绻傚Λ顓炍涢崟顓犵<闁绘劦鍓欓崝銈嗙箾绾绡€鐎殿喖顭烽幃銏ゅ川婵犲嫮肖闂備礁鎲¢幐鍡涘川椤旂瓔鍟呯紓鍌氬€搁崐鐑芥嚄閼搁潧鍨旀い鎾卞灩閸ㄥ倿鏌涢锝嗙闁藉啰鍠栭弻鏇熺箾閻愵剚鐝曢梺绋款儏濡繈寮诲☉姘勃闁告挆鈧Σ鍫濐渻閵堝懘鐛滈柟鍑ゆ嫹04闂傚倸鍊搁崐鎼佸磹閹间礁纾归柟闂寸绾惧綊鏌熼梻瀵割槮缁惧墽鎳撻—鍐偓锝庝簼閹癸綁鏌i鐐搭棞闁靛棙甯掗~婵嬫晲閸涱剙顥氬┑掳鍊楁慨鐑藉磻閻愮儤鍋嬮柣妯荤湽閳ь兛绶氬鎾閳╁啯鐝曢梻浣藉Г閿氭い锔诲枤缁辨棃寮撮姀鈾€鎷绘繛杈剧秬濞咃絿鏁☉銏$厱闁哄啠鍋撴繛鑼枛閻涱噣寮介褎鏅濋梺闈涚墕濞诧絿绮径濠庢富闁靛牆妫涙晶閬嶆煕鐎n剙浠遍柟顕嗙節婵$兘鍩¢崒婊冨箺闂備礁鎼ú銊╁磻濞戙垹鐒垫い鎺嗗亾婵犫偓闁秴鐒垫い鎺嶈兌閸熸煡鏌熼崙銈嗗12闂傚倸鍊搁崐鎼佸磹閹间礁纾归柟闂寸绾惧綊鏌熼梻瀵割槮缁惧墽鎳撻—鍐偓锝庝簼閹癸綁鏌i鐐搭棞闁靛棙甯掗~婵嬫晲閸涱剙顥氬┑掳鍊楁慨鐑藉磻閻愮儤鍋嬮柣妯荤湽閳ь兛绶氬鎾閳╁啯鐝栭梻渚€鈧偛鑻晶鎵磼椤曞棛鍒伴摶鏍归敐鍫燁仩妞ゆ梹娲熷娲偡閹殿喗鎲奸梺鑽ゅ枂閸庣敻骞冨鈧崺锟犲礃椤忓棴绱查梻浣虹帛閻熴垽宕戦幘缁樼厱闁靛ǹ鍎抽崺锝団偓娈垮枛椤攱淇婇幖浣哥厸闁稿本鐭花浠嬫⒒娴e懙褰掑嫉椤掑倻鐭欓柟杈惧瘜閺佸倿鏌ㄩ悤鍌涘 闂傚倸鍊搁崐鎼佸磹閹间礁纾归柟闂寸绾惧綊鏌熼梻瀵割槮缁惧墽鎳撻—鍐偓锝庝簼閹癸綁鏌i鐐搭棞闁靛棙甯掗~婵嬫晲閸涱剙顥氬┑掳鍊楁慨鐑藉磻閻愮儤鍋嬮柣妯荤湽閳ь兛绶氬鎾閻樻爠鍥ㄧ厱閻忕偛澧介悡顖氼熆鐟欏嫭绀€闁宠鍨块、娆戠磼閹惧墎绐楅梻浣告啞椤棝宕橀敐鍡欌偓娲倵楠炲灝鍔氭繛鑼█瀹曟垿骞橀懜闈涙瀭闂佸憡娲﹂崜娑㈡晬濞戙垺鈷戦柛娑樷看濞堟洖鈹戦悙璇ц含闁诡喕鍗抽、姘跺焵椤掆偓閻g兘宕奸弴銊︽櫌婵犮垼娉涢鍡椻枍鐏炶В鏀介柣妯虹仛閺嗏晛鈹戦鑺ュ唉妤犵偛锕ュ鍕箛椤掑偊绱遍梻浣筋潐瀹曟﹢顢氳閺屻劑濡堕崱鏇犵畾闂侀潧鐗嗙€氼垶宕楀畝鍕厱婵炲棗绻戦ˉ銏℃叏婵犲懏顏犵紒杈ㄥ笒铻i柤濮愬€ゅΣ顒勬⒒娴e懙褰掓晝閵堝拑鑰块梺顒€绉撮悞鍨亜閹哄秷鍏岄柛鐔哥叀閺岀喖宕欓妶鍡楊伓闂傚倸鍊搁崐鎼佸磹閹间礁纾归柟闂寸绾惧綊鏌熼梻瀵割槮缁炬儳缍婇弻锝夊箣閿濆憛鎾绘煕閵堝懎顏柡灞诲€濆畷顐﹀Ψ閿旇姤鐦庡┑鐐差嚟婵敻鎳濇ィ鍐ㄧ厴闁瑰鍋涚粻鐘绘⒑缁嬪尅鏀绘い銊ユ楠炲牓濡歌閸嬫捇妫冨☉娆忔殘閻庤娲栧鍫曞箞閵娿儺娓婚悹鍥紦婢规洟姊绘担铏瑰笡濞撴碍顨婂畷鏉库槈濮樺彉绗夊┑鐐村灦鑿ゆ俊鎻掔墛缁绘盯宕卞Ο鍝勵潔濡炪倕绻掗崰鏍ь潖缂佹ɑ濯撮柤鎭掑劤閵嗗﹪姊洪棃鈺冪Ф缂佺姵鎹囬悰顔跨疀濞戞瑦娅㈤梺璺ㄥ櫐閹凤拷
首页 > 研发问答 > 微电子和IC设计 > 微电子学习交流 > 请教一个问题chirp J state vs. J state

请教一个问题chirp J state vs. J state

时间:12-12 整理:3721RD 点击:
usb2.0协议里面的提到的chirp J状态和普通的J状态有什么区别?
3x

電平不一樣
chirp J是在high speed 狀態下,J狀態在full speed狀態

确切地说是termination不一样,正常的Highspeed模式,17.78mA等效负载电阻为22.5ohM,而chirp时为45ohm

协议里说了“leaves the D+ pull-up resistor connected, leaves the high-speed terminations disabled, and drives the high-speed signaling current into the D- line.This creates a Chirp K on the bus.”
如果灌电流到D+上则是Chirp J
这个和正常的J State的区别主要在于leaves the high-speed terminations disabled,所谓high-speed terminations其实就是FS/LS Driver,输出信号有两个,分别通过45欧电阻连接到DP/DM上,在high-speed下正常工作时FS/LS Driver保持输出0电平,即是high-speed terminations enabled的状态,此时17.78mA的电流送到DP/DM上时对地电阻都是22.5欧(因为host端和device端都有45欧到地,是并联关系),此时产生的是J/K State,而high-speed terminations disabled的状态下FS/LS Driver输出高阻,相当于device端将两个45欧的到地电阻断开了,但是host端的是连上的,于是17.78mA的电流送出来就是在45欧的电阻上,这时产生的是Chirp J/K State
建议看下USB2.0协议的Figure 7-1

非常感谢详细解读。
您看我这么理解对不对?
在高速检测握手的时候,实际上从HOST端发出来的是SE0,也就是说在输入端D+/D-都为0,接到地上了;
而从device端看,这时候他的两根数据线上都有45欧姆的到地电阻,这时候产生chirp J和chirp K信号。
差不多的意思就是chirp J/K比high-speed J/K的幅度大一倍,是这样的吗?
但是有个地方我不太理解的是,在协议179页表7-7中,
Vchirpj的范围是700至1100
Vchirpk的范围是-900至-500
这两个幅度的大小不一致,这是个什么道理?
而且也和Vhsoh的范围360-440不太一致。
这个应该如何理解呢?

持续的时间不一样
chirpKJ特指highspeed handshake时的长脉冲,几十us到1ms的持续时间
普通的KJ,仅仅是表示传输时的信号码,持续时间和data rate一样
信号电平可能略有区别,好长时间没接触USB忘记了,你可以去查一下SPEC,发chirp时,终端电阻的连接状况

:-),看了,有疑惑,不确信,上来请教,谢谢。

chirpK和chirpJ的电压幅度不一样,和device端的DP 1.5k上拉电阻有关系
你也可以看看UTMI spec,那里面对high speed handshake有描述,甚至电压的波形图也能看出细微差别

噢?是吗?太感谢了。
哪里可以看到UTMI spec?谢谢!
一分钟前我还在想,要是有个时序或者波形图那该有多好阿?
是这个吗?
USB 2.0 Transceiver Macrocell Interface(UTMI) Specification
1999-2001 Intel Corporation—All rights reserved.

恩,是这个spec
关于PHY的design,这个文档有很多细节需要看

你把电路图画一下,DP上1.5k上拉到3.3V,15K并联45欧到地,DM则是15K并联45欧到地。
那么Chirp J的时候17.78mA灌到DP上时DP上的电压可以算出是870mV左右,DM上电压是0,DP-DM电压是870mV左右,所以Vchirpj的范围是700至1100
Chirp K的时候17.78mA灌到DM上时DM上电压是797mV,DP上的电压由三个电阻分压可以算出约96mV,DP-DM是-699左右,所以Vchirpk的范围是-900至-500

牛人,清晰,感谢!
另外有几个不太明白的地方:
(一)图7-1中的transmission envelope detector,这个通常如何实现,在反应速度上有没有什么要求,我看标准可能不太仔细,没有看到比较明确的要求。
(二)图7-1中的disconnection envelope dector,这个是干什么用的?表7-3中最后有这样的话,比较令人费解:
VHSDSC-downstream facing port must not indicate device disconnection if differential voltage is <=525mV, and must indicate device disconnection when magnitude of differential voltage is >=625mV, at the sample time discussed in section 7.1.7.3
(三)还有就是图7-6关于full-speed的信号波形,为什么driver的波形是那种形状,中间还粘在一起,而到了接收端就和low-speed的信号波形差不多了,这个比较令人费解,请明白人指点,呵呵。
再次感谢先!

(一)就是包络检波,用来在USB总线上没有信号传输的时候保证接收端不会误接收,具体怎么实现和速度的要求我就不知道了,俺是做数字的……
(二)用于在high-speed下检测USB断开的,high-speed下是通过DP-DM的电压来实现disconnect检测的,如果总线断开了,那么17.78mA的电流就是灌到45欧上,电压会变成800mV,而正常情况下是400mV,协议上说小于525mV不能认为是disconnect和高于625mV必须认为是disconnect实际上留了点余量了
(三)这个我也至今不明白,同求解答……

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top