LVDS接口模型

以前用的LVDS driver是可以用来传输500M bps，大概电流时6mA左右。现在传输200Mbps的话，想降低电流，这样为了维持同样的swing，输出口的电阻就得增加，导致输出口的电阻和传输线上的阻抗不匹配。有些paper上用4nH来模拟pad和传输线的阻抗。我用它来仿真的时候发现接收端的波形有很严重的抖动。
不知道版上有人了解pad和传输线的模型吗？电感大概用多少来仿真？加收接受端就在用一块PCB上，传输线就是PCB的routing.

选小一档驱动电流的IO buffer. 不知道你所谓的输出口的电阻的电阻是指IO buffer输出驱动电阻还是指外接的电阻。如果出现由于阻抗不匹配导致信号质量太差，可以外部加匹配电阻来解决。

是IO buffer 输出驱动电阻。假设6mA的电流需要buffer的驱动电阻为50欧，外接的receiver端接受电阻为50欧。现在电流降为3mA，为了维持同样的swing，这样IO buffer的输出驱动电阻就应该选为无穷大（开路），导致阻抗不匹配。 所以感觉不能选小一档的驱动电流的IO buffer。
不过外加匹配电阻应该是个好方法，虽然这样可能也会降低swing从而需要增加电流。 谢谢

很多公司都有模型，但是可能不能贴在这里。。。
4nH也太大了吧？感觉1mm的bonding线的自感大约1nH稍合适，仿真时还要加上互感。
另外电感和封装大小有关系，我们实验室自己bonding的线一般都能控制在1mm以内。

用1nH的仿真抖动要小一些，不过感觉最好还是需要在IO buffer 内部加上电阻来进行匹配，这样电流就上去了。是不是200Mbps的用LVDS太浪费电流了？

我感觉浪费不浪费要看系统的需求。。。你那种应用直接做个板子实际试一下可行么？
我往测试的DAC芯片送250MHz的信号，走的是1.2V CMOS电平，感觉也没什么问题。
1GS/s下送500MHz的信号好像问题也不太大。
btw，你的应用要求可能不同，仅供参考。
我那个DAC在500MS/s时输出模拟信号的噪底<<-140dBm/Hz，还是包括频谱仪自身的噪声的，
但是我也不知道数字输入信号的误码率有多少。。。。。

算封装电感的时候还有寄生负载电容。电感会引起过冲，电容会吃掉一部分过冲。4nH的电感，1P的负载电容就让波形好看很多。其实200Mbps太低了，那点反射影响不大算封装电感的时候还有寄生负载电容。电感会引起过冲，电容会吃掉一部分过冲。4nH的电感，1P的负载电容就让波形好看很多。其实200Mbps太低了，那点反射影响不大，不用加内部匹配电阻。。