请教验证中property的implication操作符vacuous success的意义

如题，在看《Verification Methodology Manual for SystemVerilog》这本书，在assertion有关的章节中（第三章），提到了implication操作符，存在vacuous success，它的意义是什么？
我看后面还会对cover property有影响，既然没有全满足条件，那么为什么还算是success呢？尽管是“vacuous”的。
很困惑，有理解的可否解释一下？

对于一个断言A=>B，只有A成立并且B不成立才算是失败，A不成立就是你所谓的空成功。实际上这种情况该断言什么也没有检查，所以叫“空”

明白，谢谢。
在cover property的使用中，它对覆盖率统计有影响吗？

应该有，不确定。cover property很少用蕴含，不太make sense