求大牛详解ovm验证方法学

方法学是一套推荐的测试平台结构和代码风格的的规范，众多systemverilog的库是为了实现这些规范而开发的，给验证人员来使用的标准组件的基类。这话我自己听着都绕口，具体这些东西不是一个帖子就能说得清楚的。。
google一下ovm, vmm, uvm，可以看到一大堆网站的介绍吧。。ASIC WORLD就挺好的。。不过这种东西都是要有实际项目和众多VIP的支持，自己随便玩玩是玩不转的。。

啃完system verilog for verification 2nd,方法学的框架大致就有个数了，什么ovm,
uvm不过是包装的不一样而已