LDO 150mA loading下输入电源高于4V就震荡

先看看输入电压是不是稳。
再可以把电容增大看看是不是稳定问题。
另外，振荡是什么样子？ 什么频率？ 幅值？

是正弦波，幅度Vpp=50mV，大概1.2M，随负载电容大小变化。
轻载时不震荡，电源也是稳的，一到重载就震了，电源也跟着震。而且电源还是外加的电源

输入电源震就不正常，你的外加电源不够好。
输入电源如果也震就很难分析是LDO不稳还是PSRR不够，在输入加电容，先把输入弄稳再说。

刚才去测了一下，在源挂了220uf的电容，还是一样。输出满载，高于4V会震荡。而且源的震荡和输出的震荡差不多，只是相位相反。

先确定一下ground接得好不好

ground接好了的。就算把电源处的220uf去掉，这个震荡幅度也没什么变化

你ldo bw设计在多少频率？ Mhz 振荡很可能是寄生电感电容的振荡。
pcb上电源输入到ldo输入不能太远，输入电容要直接在ldo的输入端，另外，不要用大的电解电容，最好用很小的瓷片电容10uf,这样esr才小。
另外可以试试输出电容加大，加一些些负载。

ldo的bw在200K左右。输入电容就在ldo的pin脚附近，10uf的陶瓷电容也试过，没效果。输出电容变化时，震荡频率也发生变化
输出电容           震荡频率           幅度peak-to-peak
1uF                1.2MHz             40mV
2uF                800KHz             40mV
4uF                600KHz             40mV
而且我仿真发现，我的ldo在带外有个共轭极点，随着输出电容变化，也会跟着变化
输出电容           共轭极点
1uF                1.9M+/-1.2M
2uF                2M+/-850K
4uF                2M+-/620K
这有什么关联吗？

轻载小于100mA 没问题？
我一般都先不怀疑是design的问题，因为ldo结构都很成熟了，而且一般的工程师都是在以前的设计上修改提高，只要仿真仔细考虑各种情况，应该问题不大。除非你用了什么新奇的结构。

确实是跟以前的结构不同，参看了一片JSSC的paper中的结构。其中还用到了super source follower。

减小电源跟地之间的连线，在PCB加电容
看上去可能是和电源里面的滤波形成的某种环路，这种情况我也碰到过
换个电源试试

有啥inner loop环路没？这个也会有问题的，而且你仿真的时候加了bondwire等模型不，寄生电感电阻啥的也会影响环路特性。电源本身也有可能影响环路稳定性，毕竟它实际上不是一个理想的值。

我用电池供电试过，没改善。
后来用安捷伦的电源供电，并且在电源pin脚加了220uf的电容，一样震荡
而且电源那个pin脚也跟着一起震荡，频率一样，相位相反，幅度略小。

检查一下输出电容接的好不好，尽量靠近pin脚，测试的时候在输出电容处搭一个最小环试试

我的建议是你把实际的测试条件与你电路仿真的testbench完全对应起来，测一下大环路(LDO)与小环路（Super source follower）的稳定性，btw,你的super source follower 是用的CMOS管搭的反馈，还是Bipolar?

内环可能不稳，你主极点是外电容？不是miller吧。 仿一下内环的稳定性。

估计 4V的时候 输出管线性区， 改到5V 变饱和了。。。。
呵呵～～～

如果过流保护提前起作用，也会有振荡。
略微看了下前面的帖子，感觉还是信息不全，作FA，其实可以多作些测试，然后
看看是否有些规律，比如在不同电压、不同load current的组合，列个表，什么
情况下有振荡。
关于仿真和测试的correlation问题，有几点可以查：
1、是否后仿，后仿的RC网表是否准确，曾经遇到提取的RC不准导致feedback有问
题的例子（label没打好...）
2、测试中的150mA是电阻负载还是恒流源负载？仿真时又是如何处理？采用不同
负载，有时仿真结果会不同。