综合和pt分析时clock uncertainty的设置问题

综合阶段 clock uncertainty一般是时钟的百分之多少？
布局布线后 做静态时序分析 clock uncertainty又应该设多少呢？这里设置的 uncertainty应该和综合阶段一样吗？ 谢谢
希望大家能够介绍下一般经验取值，谢谢！
.34

综合阶段的uncertainty要把layout,place等的余量留出来
做完PR后的uncertainty 可以设为PLL jitter
当然你要是clock很慢 以上请忽略

综合阶段，如果没有Floorplan辅助，应该要给后端留裕量。
如果有Floorplan辅助，基本上pll jitter + 100ps就差不多了。