请教每条scan chain最好含多少scan cell

我不是做scan的，但1000个cell不多。
cell越多scan shift in/out的时间就越长。
一般会 根据设计中总的DFF，平均到各个scan chain。
几千个是正常的。

没有具体标准吧
我们这边都是用了压缩
一条链上500~600左右
链路越长，效率越低

看你有多少个flipflop,有多少个用来测试的pin,这些指标要和test engineer交流
即使有压缩的情况下,压缩比一般一会控制在一个范围内吧

测试的时候当然是希望测试时间越短越好，测试费用也是计算在IC的成本以内的。
所以希望所有的scan chain短，chain的数目多。有了利于机器去测。
问题在于实际情况没有那么理想，比如芯片的pin就那么几个，用作其他功能，根本无法复用。所以要根据实际情况来调整chain的长度。或者用压缩chain的方法，前提是你要有License
另外，针对不同的情况，很多设计或者IP都设计了多种测试mode,不同的mode chain长度不一样，可以实际不同的测试需要。
1000个真心不算多。芯片测试里面FLASH测试才是最耗时间的。。

根据触发器数目，需要测试的数目和可用于scan-in/out的pin脚数目综合定，尽量提高利用率

谢谢，我现在设置了1200个，8条链，没有压缩
.34