Re: 请问astro中自动布线导入到virtuoso中lvs过不去

谢谢回复
1,astro中lvs通过了
2,virtuoso中做的是layout vs schematic
原理图中也确实标的是vdd！这个我在修改版图时也注意到了
3，net的问题，应该不是大小写的问题
都是些missing net
再次感谢回复
谢谢

查看一下calibre lvs rule中power_net的定义，将所有的power net都涵盖
再看看那个多出来的mos怎么出来的
lvs report又该有detail的说明，另外，calibre rve应该更方便你去debug吧，你们有rve吗？

我们组同事最近也遇到这样的问题，请你检查一下：
1.有没有输入ports直接接0或1高电平
2.VIRTUOSO中的LVS默认大小写不敏感，但是ASTRO中net的大小写是敏感的，在LVS rule中要加一句话让VIRTUOSO中的LVS区分大小写，好像是case sensitive yes???不确定，你可以百度下。
祝顺利！
ps:顺便问下，你们需要在VIRTUOSO中PEX提取参数吗？