微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > 微电子学习交流 > VCO中负阻管的过压问题?

VCO中负阻管的过压问题?

时间:12-12 整理:3721RD 点击:
为了降低VCO的相位噪声,一般VCO的输出幅度比较大,这样致使负阻管栅源两端的电压就
很容易超过电源电压,也就是超过管子所能承受的最大电压值。但这是瞬态值,不是稳态
直流偏置值,是不是没有关系?请大家给小弟指点迷津,谢谢。

会有长期可靠性失效的问题,所以很多的VCO都做成了PMOS和NMOS互补的结构,当然这个会
损失tuning range,因为pmos的尺寸会相对大一点,也要有足够的电压空间。看做什么了,
做产品,长期用;还是发文章灌水。有些频率下根本没有ft足够高的pmos。

有关系,今年ISSCC12有片Transformer-based VCO的文章就是通过Drain和Gate分开,使Drain饱和而Gate可以超过Vdd,摆幅很大,这个估计实际应用上有你所说的问题。击穿是一方面,还有HCI效应会降低可靠性

这也要看产品的耐久性了,如果是10年的,得一切求稳;如果是2,3年甚至更短就更新换代的,激进一些的design,也没有问题

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top