菜鸟继续问版图中Bulk端接线的问题

貌似吐出来的gds木有搞定Bulk的接线么？以前上课时老师让我们在版图上挖了一个p+和n+分别接GND和VDD。貌似(encounter)吐出来的gds木有……
然后我把反相器INV的版图和spice文件作了一次LVS，然后发现……
http://i.imgur.com/GwCcb.png
果然M0和M1在版图上，是悬空的……请问如何解决？

你用的first encounter吐的GDS？

这个工具不能画P+N+这些层啊。
FE吃的库的LEF文件，吐出来的GDS不会包括库的完整版图信息。
我们一般用layout工具mapping库的完整版图信息，将FE吐的GDS导入layout工具，再
从layout工具吐GDS出来，才是最终完整的，用于tape-out的GDS。

FE吐出来的Layout已经包含以下各层：
layer active 1
layer pwell 2
layer nwell 3
layer nimplant 4
layer pimplant 5
layer vtg 6
layer vth 7
layer thkox 8
layer poly 9
layer contact 10
layer metal1 11
layer via1 12
layer metal2 13
...
是不是还不够完整？不足以进行LVS？。。。

我看了下，貌似我所持的库没有TAP Cell啊。。。只有一个叫FILLER的，应该是FILL Cell。
Tap Cell的实质是怎样接的呢？VDD/GND从Metal1直接通过Contact接到N/PWell?
P.S. nmLVS的局部文件如下：
bulk = extent
nsub = (bulk not pwell) and nwell
ncont = nsrcdrn and nsub
connect metal1 poly psrcdrn nsrcdrn by contact mask
connect psrcdrn pwell by pcont mask
connect nsrcdrn nsub by ncont mask
ncont1= ntapcont and nsub
pcont1= ptapcont and pwell
connect metal1 ncont1 by contact mask
connect metal1 pcont1 by contact mask
connect ncont1 nsub
connect pcont1 pwell
device mp (PMOS_VTL) pgate poly (G) psrcdrn (S) psrcdrn (D) nsub  CMACRO FET_PROPERTIES pgate nsub
device mn (NMOS_VTL) ngate poly (G) nsrcdrn (S) nsrcdrn (D) pwell  CMACRO FET_PROPERTIES ngate pwell
其中的bulk = extent，是什么意思？没查到extent的意思，肯定不是一个layer名称吧。