请教 PLL中的jitter仿真

既然spectre瞬态仿真不包含噪声，那么对PLL环路进行仿真还有什么意义呢？这个时候的仿真除了可以看看是否可以锁定，还有什么参考意义？还有就是看eyediagram得到的jitter有什么用？因为不含噪声……也不能说是真正意义上的jitter。求科普。

random jitter是看不到，不过可以看Iup，Idn mismatch，漏电之类导致的systematic jitter

谢谢，也就是说phase-noise是看不到的，看到的只是system的非理想性？对不
那看到这个意义也不大，毕竟会和测试时差很多.
还有就是如何估算 total jitter?

这个意义其实还蛮大的，这些非理想性就是spur的来源。
cadence有一套完整的flow来simulation PLL的total jitter，基本上也是用behavior model的方式。你可以去找找看。似乎61以上的版本才有？

BLM 模型就是把噪声全部建模出来吗？
这个难度还是挺大的。

其实也还好，他会把PFD/CP，VCO，divider之类分别跑pnoise，建verilog-a（VCO似乎复杂点，不是verilog-a），PLL closed loop就用建好的model来跑（加上pnoise算出来的jitter），最后算total jitter。所有的步骤他都帮你做好了，你只要照他的flow走一遍就行。