Spectre数模混仿，数字部分用Verilog-AMS快还是SpectreVerilog
如果确实Verilog-AMS更快的话，我还是愿意折腾一下，学着写个Verilog-A/MS的。。。。
谢谢各位大牛指教
1. cadence已经不支持spectreverilog这个流程了，全部转向ams流程
2. verilog-ams兼容verilog，所以你的verilog代码不需要修改就能当verilog-ams跑
不太明白你的意思。混仿速度慢的话瓶颈一定是在模拟部分的，你改数字部分能有什么作用呢？
另外，现在的tool应该都支持connectrule，就是会自动插入connector，d2a和a2d都是不需要的。
APS+AMS?
我常用ultrasim_verilog, 占资源少些，速度还凑合。
用APS容易挨骂
ultrasim对ams的支持不好，一些带物理量的ams就不支持
而且默认设置仿得结果不是很可信，比较鸡肋
“把数字部分变成SpectreVerilog或Verilog-AMS”是什么意思，你原来的数模混合仿真难道不是在AMS环境下运行的吗。用aps会快点，但是结果精确度打了折扣。
spectre-verilog不用ams环境
啊，我也是这么想的
你只是一些数字部分，用原理图和ams有多大区别吗？ 对于模拟部分来说，都是微乎其微的
不好意思，前面我没有说清楚，
我数字部分是Verilog代码DC、Astro流程生成的版图和原理图，我整个系统仿真时不希望使用这些版图或原理图（数字部分晶体管众多，单独前仿也需要几天时间，学校的服务器。。。），所以目前这部分数字模块我改用SpectreVerilog来仿真来提升速度。
模拟电路一部分是自己搭的，另一部分目前采用Verilog-A行为建模混杂在其中。。。
我们是ic5141，mmsim71,好像没有加装aps工具，我仿真器中只看见ultrasim、hspice、spectre、还有spectreverilog之类的。
我遇到的问题是数字部分工作频率低，而模拟部分频率高，整个系统受数字部分工作速度的限制，需要仿真较长的时间才能看出有价值的结果
我没说清楚，d2a，a2d是我spectreverilog模块的接口设置，都是些1是多少电平，0是多少电平，上升沿是多少，下降沿是多少ns之类的。。。您也是这个意思吧？
惭愧，我不会用AMS环境，还是用的模拟仿真的环境，暂时只是把数字部分用spectreVerilog，一小部分模拟模块用Verilog-A，仿真器用的还是SpectreVerilog
我是tsmc .18 RF/MS工艺，好像没有提供ultrasim的model，只有hspice、spectre、eldo之类的model,是不是没法用ultrasim？
ultrasim用于对整个完整的数模混合系统，它的那些分块算法（说实话不懂，说错了多包涵）实际比spectre快多少？
谢谢！
不好意思，很多内容没说清楚。。。
数字部分原来使用Verilog实现，DC综合、Astro生成版图的，现在用SpectreVerilog来代替实际的原理图/版图进行仿真。不知道换成Verilog-A能不能更快一点？
仿真工具现在使用的是SpectreVerilog，如果数字模块改用Verilog-A，那自然可以换成Spectre仿真器，不知道能不能提速？
谢谢
多谢多谢，您能给aps ultrasim spectre hspice四种仿真工具针对tran仿真，依据速度和占用资源各排个序吗？
谢谢！
弱问一下，什么是supply sensitive的connection rule?
就是他的数字电平d2a之后不是一个固定的值，而是根据数字模块的电源电压决定
楼主你的目的是什么了？关注节点是什么了？
如果只是为了速度快，用verilog-A + verilog 速度很快，但是有什么意义了?
如果模拟部分用 Spice 网表，数字和激励信号用 verilog。各个工具速度差不多，可以
把关注的模拟模块精度提高。