微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > 微电子学习交流 > Re: 请教:关于task重入的问题

Re: 请教:关于task重入的问题

时间:12-12 整理:3721RD 点击:
verilog?systemverilog?
全局变量就是大家都能访问并且修改的变量,所以一定会有影响。
记得verilog的局部变量是静态变量,所以一般不会多次并行调用。
task一般是有delay的,否则选用function

这些都要自己控制,我一般的建议是不要使用全局变量

task要等到task完全结束之后
task的输出才会变化

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top