微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > 微电子学习交流 > 问一个UVM的uvm_config_db的问题

问一个UVM的uvm_config_db的问题

时间:12-12 整理:3721RD 点击:
我在uvm_test的build_phase里试图设定一个sequencer的default_sequence
virtual function void build_phase(uvm_phase phase);
     uvm_config_db #(uvm_object_wrapper) (this, "*.x_aux_inst_sqr", "default_sequence", aux_inst_seq::type_id::get());
endfunction
但是我在aux_inst_sqr的build_phase里设断点发现default_sequence没有设置成aux_inst_seq。这个应该怎么debug呢?

ovm里边有个全局print_config_settings,可以打印出所有的ovm组件中的值,这样可以查看匹配的对不对,uvm里边应该也会有这个之类的

要看你的uvm版本。截至1.0.1在wildcard支持上是有问题的。到官方找patch去。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top