CPU里面的容错机制？
硬盘（HDD/SDD）容量更大，也有各种容错机制，每个数据块都有校验码，甚至有保留的扇区用于自动替换坏掉的单元。
CPU也是大规模的集成电路，里面有数十上百亿的晶体管，组成各种各样的寄存器、运算器、控制器等等，
晶体管数量如此巨大，哪怕有一个晶体管的状态突然错误也会导致很严重的错误啊。
而且运算速度又很快，每秒钟数GHz。
所以应该也很容易出错吧？
那CPU里面有什么容错机制吗？
err status寄存器里面的各个bit 就是handle各种错误出现时候的情况的吧
速度很快为什么就容易出错呢
RAM卖1$/亿晶体管
CPU卖100$/亿晶体管
东西贵的总要有点道理
some comment:
1) ECC and Error Repair logic can also be used in processor cache controller design to auto fix some data error when run time.
2) FE/BE design flow is timing driven flow, do not worry about the timing if all cells works in the sign off corners.
3) if a silicon defect cause cell function / timing issues, try to find it when chip test on ATE and discard it or repair it.
ssd硬盘是flash，工艺和cmos不一样，这个本身就读写次数
限制。
cmos电路制造好以后除非遇到超强辐射，否则也不会出错，
不然计算机还不得天天死机啊。ram也用不着非要用ecc电路，
你说的硬件问题，不单是CPU只要是芯片设计都要考虑做DFT的。
CPU能跑到GHz？
嗯，我曾经认为是时钟上G了
比如，某某CPU的是奔四1.6G
这个1.6G不是时钟。。。。。
前端总线的频率和这个xxG不是一个东西
“CPU的主频，即CPU内核工作的时钟频率（CPU Clock Speed）。通常所说的某某CPU是多少兆赫的，而这个多少兆赫就是“CPU的主频”。
比方说如果
130nm： 200M(CPU工作时钟频率）
65nm理论上就能：800M （Freescale i.MX515？）
在往上工艺频率就不成比例了，
40nm 的也有上1G的了 （NVidia Tegra2？）
1G的早有了吧，freescale 6个1GHz核的dsp都出好几年了
我怎么记得
主频是前端总线频率的n倍
而那个说xxCPU是多少G多少G，和时钟不是一个东西？
抑或我记错了？
反正这里面有n个频率，具体有一堆关系。。。。。。
具体我也记不住了。。。。。