用VMM做验证必须要特别熟悉设计吗？

熟悉spec就行了吧   RTL不需要熟悉    越是不熟悉从另类的角度去理解设计 能更好的找bug吧

甚至可以说，不允许熟悉设计，熟悉设计了思路就被牵着走。

我们破公司（小公司）就这么说的，说什么写RTL code的不能写验证代码，要让另外一个人重新写验证代码，防止思路被带错了
真TMD外行领导

人家是内行....最好verfication engineer 和design engineer不是一个人

对于需要高效的团队
怎么做事情有效率怎么来
实际和理论总是有很大的距离的
譬如，实际项目中Spec经常是远远不如书上写的那么完美的
每个工程师的能力有不同的特点
每种项目也有不同的特点
有的时候，验证和设计分开来做，结果也可能慢的出奇，烂的出奇
有的时候，验证和设计同样的人来做，效果也可能好得很
都见过。
和整个团队管理运作，质量监督方式关系很大。

让Verification的人去把Design的人的所有code的细节重新看一遍，重新理解，重写
test code，无异于重新做了一遍Design，花费的代价远大于能找出来的bug
design和verification肯定不是一个人，但是design的需要提供基本的测试模板和一
定的测试向量，而不是完全由verification的去学习design的代码并且测试

看spec 写testplan   review的时候让design的人一起来review就好了  不用看design的细节呀
就当个黑箱露出来module的port来给激励就好了   最多也就是个灰箱

我原来的小破公司,还让两个team的人做类似的项目,一方面相互竞争提高效率,一方面相互backup......

re一下，实际和理论总有差别
有的时候甚至spec还没有成型的时候就要开始验证
btw，现在用VMM是不是落后了啊，大家都再用OVM/UVM了

听上去不像是几十人抠抠嗦嗦的小p公司舍得干的事儿啊。国企吧。

大公司都这么干的啊，哪里外行了

这只是理想情况。spec出来的太晚或者spec不完全的情况太多了，soc越做越快，spec总是
最先考虑被延迟的东西。而且verification如果想做得好，要先期准备验证方案，不了解
design是不可能做到这一点的。当然是了解的越清楚越好。资深的验证工程师，对design
的了解有时候会超过design工程师本身。vrf的价值就在这里。

UVM还没出来多久呢吧  你们以前用的啥啊？
用啥仿真工具

以前用VCS 跑VMM
然后换UVM了啊？
这跨度有点大吧

这东东也就是搭建测试平台方便快捷一些，至于怎么定义功能点和如何提高功能覆盖率，还是要靠人的经验

都一样，管它啥MM，对我们来说，就是折腾，浪费时间。

找个方法学用好了，确实可以节省时间，在它们之间来回来去折腾倒是浪费时间