请教modesim仿真生的vcd文件如何转换成可综合的verilog文件？ (
时间：12-12
整理：3721RD
点击：
其实是想用fpga验证下数字芯片的功能正确性，但是激励信号（测试文件）是不可综合
的，请赐教有何良策得到FPGA可用的激励信号，多谢！
的，请赐教有何良策得到FPGA可用的激励信号，多谢！
用rom赋值行吗？估计fpga资源应该不够吧
看看那fpga厂商的ip有没有合适的