请教：PWM输出转换到Delta-Sigma输入
希望大家给出个主意，谢谢！
1：直接找个高速的FPGA直接实现77MHz的数字Delta-Sigma调制输出PWM
或者2：加一个FPGA对原来4 MHz PWM采样缓冲到SRAM后再以77MHz的输出PWM（即FIFO）
如果信号频率不高，可以考虑直接bypass delta－sigma，PWM+LPF输出说不定勉强够用。
另外，把产生pwm的duty cycle command 做dithering （加和），取一位MSB按照77M clock 输出，就是一个bite 的delta sigma。
VCO控制模块的输出就是PWM信号，我们无权修改原设计，所以只能想办法把PWM信号转换为Delta-Sigma信号
Delta-Sigma调制器的参数是1阶22-bit（77MHz），请问“采样4 MHz PWM信号再以77 MHz输出”是什么原理？
方法一：已经试验过了，行不通
方法二：PWM信号是XOR门检相器的输出，请问“产生PWM的duty cycle command”是什么意思？
多谢！
我的理解是1位量化器的Delta-Sigma调制器输出的PWM信号其实是一串0,1组成的数字位流。
你的问题似乎是该数字位流的输出频率只有4MHz太低，这样高频的量化误差也在4MHz附近频率太低而无法被后续的LPF有效滤除。
如果是这样的话，可以利用其他芯片，比如FPGA先接收4MHz数字位流经过存储缓冲后在以77MHz输出该数字位流（功能相当于FIFO）给后续的一位DAC和LPF。缺点是需要缓冲延时不能实时。
虽然输出信号比较相像，但PWM是调制脉宽，而Delta-Sigma是脉冲密度，前者的工作频率受限于采样频率，所以其LPF比较大。问题是PCB上的LPF是按照Delta-Sigma调制器的工作频率来确定的，而PWM输出源自XOR检相器，我们暂时无法修改...
项目背景是PLL，担心延迟会对环路控制带来影响 :p
ALL Digital PLL？这样的话延迟肯定对Loop BW和稳定性有很大影响。
能否想办法把时域PWM信号转换成77MHz的数据位流？到数字域比较好处理
你可能需要先把4MHz的PWM信号转换成二进制编码，然后过采样到77MHz做sdm的输入。因为直接过采样的话4MHz不是77MHz的整数倍，信息会失真
呵呵，我也是这么想的，把PWM信号变换为采样信号，然后经过数字滤波——因为原来的外部模拟2阶有源环路滤波器的带宽是400Hz，然后再输入到Delta-Sigma调制器。
没必要转delta-sigma，
另外，数字滤波，这么做结果也不会很好。除非在额外增加一个高速tdc把pwm信号数字化。
pwm信号是模拟信号
没明白，这个XOR门检相器输出的PWM怎么成模拟信号了——这个项目的背景是数字PLL
他是为了不改变现有设计，不然确实没必要。他的pwm信号频率巨低，其实tdc倒是不麻烦
具体是否可行是需要根据更详细要求确定的。按照你已经提供的信息，400k bw, reference 4M。。。等
我直观的感觉就是不需要转换，转换对于你现在的情况只有很多坏处，没有任何好处。
77MHz的DAC+LPF直接用在4M的pwm上，其实也差不多，根本不需要再转来转去的。直接把输出送到lpf上吧，DAC也省了，还省电。
要想ripple特性／jitter特性 好一些的话，在滤波器上飞两根线，加一个choke到4M的LC，或者在lpf上怎么略微调一下就搞定了。
pwm的谱特性比sdm的好太多了，很容易滤波。又搞到sdm里面绝对是多此一举，除非你就不用xor,出来的相位检波就是sdm调制的。
严格上来说，一般意义上的pwm是幅度离散(数字化)，但是时间连续的信号，严格意义上属于模拟信号。
当然很多电机控制里面用counter生成的"pwm"信号就属于时间也离散的信号了，这种信号算数字信号，但和你的xor输出的不是一个东东，也不是严格意义上的pwm信号，只能作为一种近似。
想不明白ALL DIGITAL PLL为什么要用PWM调制，相对DSM有什么优势？
那个信号时XOR鉴相的输出，所以可以认为是PWM信号。
关于PWM信号，受教了，多谢！
我们现在的囧境是——FPGA外部是Delta-Sigma调制的1-bit DAC和1阶RC LPF；FPGA内部是基于XOR门检相器的VCO控制IP模块，这两个设计都不允许修改（包括加飞线和改BOM）。因此，我们要么找出一个PWM信号->Delta-Sigma信号的转换方法，要么重新设计一个基于Delta-Sigma调制的VCO控制模块。