请教几个关于candence VLE中pcell的问题

大家好
小弟请教几个关于candence virtuoso layout editing的问题啊，谢先：
１做好pcell单元版图后，重新调用时出现的方框有什么办法定好他的位置没？
我每次发现方框在偏左下的约四分之一中心处有个小矩形点，有它的坐标值，但用这个来定位置有点不方便啊，能不能直接设成左下角之类的？
还有就是在画pcell单元版图时，做stretch伸延线的坐标能不能通过什么来设定啊？我之前通过放大后慢慢地找再双击来确定太麻烦了．．．
2.画pcell的nmos版图,可否把通孔也打上，使其跟随器件尺寸变化而自动生成满足设计规则？
我在设置了叉指数后，通孔只能在两边生成，中间的有源区没有，想按ref上写的用repeat in X and Y却不知哪操作错了，填好按ok 后没反应， CIW提示Error eval:unbound variable-command
再次谢过

第一个问题已经基本搞定，
原来可以先用鼠标移到所调用出的单元方框上任意位置再移动，
这样想以左下角或中心或右边为准，确定单元方框坐标位置就方便了
只是我还是靠放大后，用鼠标移这种土方法来确定坐标，
听说用ＳＫＩＬＬ语言可以，希望以后有机会再慢慢学吧
第二个问题还是不大行，之前我的repeat in x and y可能语法或使用上有问题
现在repeat in x and y 的参数是能显示了，但编译后又出现错误提示
＂compiling aborted because of oversized skill file"
估计有可能是因为我画的ＰＣＥＬＬ的管子太大了，呵呵
学用candence做模拟ＩＣ中．．．
欢迎指教交流啊