请问icfb中的问题

在analoglib中有vdd和vss两个cell，导出的cdl网表中与之连接的net会自动命名成全局变量vdd!和vss!，请问如何使得net名导成VDD和VSS？谢谢

不用库里面的cell, 直接把VDD VSS设成pin应该就可以了吧

能不能自己做这样的cell？类似analoglib库中的vdd和VSS？怎么做？
谢谢

不用做啊，加两个PIN，名字分别是VDD VSS就可以了啊
对于mixsignal的，一般都这么做

用composer-schematic新建一个Cell name为VDD，然后把analoglib中的vdd的schemati copy过来；
同理用composer-symbol新建一个Cell name为VDD，把analoglib中的vdd的symbol   copy过来，完成！

不可以的，拷过来后它的节点的名字还是 vdd! 和 vss!
强制把vdd!改成VDD后check and save 的时候会出现警告，并且连到电路中导网表的时候变成net***