微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > capture无法产生Allegro网表,为什么呢?(附图),高手没来?

capture无法产生Allegro网表,为什么呢?(附图),高手没来?

时间:10-02 整理:3721RD 点击:

我初次使用Allegro 15.5版本,用Capture做完原理图之后,每次产生allegro网表,都没有结果,既无输出,也无错误提示,但是产生其他格式的网表则正常,不知道是什么原因。有人遇到过同样的问题吗?有没有解决办法?

我把产生网表的操作截屏图贴上来,也许有帮助?。





没有人能解答?自己顶一下先。

你这种方法是直接导入到PCB文件里面,这个需要原理图的封装名及管脚....跟PCB的库要完全对应....所以前期的同步工作比较繁琐,但是后期修改的话会比较方便

还有一种是导出网表后,再导入PCB,这个灵活性比较大...是比较建议用这种方法

谢谢建议!

不过,我试过只导出网表的操作,结果也是不行的。

我认为根本的问题是导不出allegro网表,可能和我的电脑操作系统有关吧(我用的是vista)。

没有指定网表路径

setup 是否设好?

我也是试了各种方法,最后通过重建工程,拷贝原理图页内容的的方式解决的.

我的原因可能是dsn文件出现过异常关闭的情况,也许是文件受损.

我也正在学习中

希望能得到你们的指点 谢谢

请问一下谁有详细介绍ORCAD转到ALLEGRO的方法啊?包括各项设置.小弟跪谢啦!

原来是这样啊,做图中间一定要做好备份

应该在setup中设定库就没事了吧?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top