微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 求助:原理图和PCB之间的一致性检查!

求助:原理图和PCB之间的一致性检查!

时间:10-02 整理:3721RD 点击:

请问,我用的是allegro15.5做的pcb,完成后有什么方法

能检查原理图和PCB之间的一致性?

请高手帮忙!

自己顶一下吧!

高手快来啊!

很急!

为什么没有人帮助我啊!

有什么方法能对比capture生成的网表和pcb生成的网表

倒下原理图不就OK啦!

怎么倒啊?能具体点说吗?

我刚刚学,好多东西都不知道!

谢谢

,导网表,一句几句说不清楚的哦!最好在帖子里找资料,帖子里有的是资料,先看看再问吧!

把原理图的网路表和PCB导出的网络表对一下,不就可以了吗

netlist时选create or update pcb editor board好了

完了没再看pcb有没有丢线

如果丢线肯定就不一致了

导入网表,打开ALLEGRO

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top