微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 请问下关于在原理图中分离元件为什么每部分都要加VCC和GND(VSS)啊?

请问下关于在原理图中分离元件为什么每部分都要加VCC和GND(VSS)啊?

时间:10-02 整理:3721RD 点击:
请问下关于在原理图中分离元件为什么每部分都要加VCC和GND(VSS)啊?

1、没听过这要求

2、所谓“分离元件”是指什么?

1.是不是分立元件?
2.每部分都加VCC,GND?真不明白耶!

是的!是分立元件!

 

路过

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top