微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 请教铺铜时的问题

请教铺铜时的问题

时间:10-02 整理:3721RD 点击:

在shape->dynamic shape parameter中设置好参数,shape->polygon后画出铺铜的区域,但是铺完后的网格都是一种形状,无论在parameter中怎样改,不知道是哪里出错了,请大家帮忙看看,就是图中黄色线的区域



我也遇到过这种情形,保存退出再打开试试吧


还是不行啊,关键是覆铜把焊盘、过孔也覆盖了,真不知是哪里的问题

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top