微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > capture cis生成网路表时出现的错误

capture cis生成网路表时出现的错误

时间:10-02 整理:3721RD 点击:

capture cis生成网路表时出现的错误

各位大侠,帮我看看capture cis生成网路表时出现的错误:
#1 Warning [ALG0016] Part Name "USB_MINI-AB_MINIUSB_F_USB_MINI-AB" is renamed to "USB_MINI-AB_MINIUSB_F_USB_MINI-".
#2 Warning [ALG0016] Part Name "POLY SWITCH/1.5A_CAP_200_POLY SWITCH/1.5A" is renamed to "POLY SWITCH/1.5A_CAP_200_POLY S".
#3 Warning [ALG0016] Part Name "CRYSTAL_SMD0705_CRYSTAL_32.768KHZ" is renamed to "CRYSTAL_SMD0705_CRYSTAL_32.768K".
...............................................................

...................................................................
好像是警告元件名称过长了。

比如第一条警告,我的器件封装是“MINIUSB_F”;名称是“USB_MINI-AB”
但为什么生成网络表时会变成元器件名为“USB_MINI-AB_MINIUSB_F_USB_MINI-AB”了呢?
也就是元器件名变为“元器件名称+封装名+元器件名称”!奇怪!
请高手赐教!

只要在这个器件的DEVICE里写个名字就OK了,否则如果这个DEVICE里是空的话,就会默认他的封装名加标号等一长串

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top