微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 为什么铺铜不避开走线?

为什么铺铜不避开走线?

时间:10-02 整理:3721RD 点击:

我设置了全局动态参数,可以避开一部分器件,真是有点奇怪,以前用15.x的时候没有碰到这种问题。

问题解决了,top和bottom不知道什么时候设置居然成了负片

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top