微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > allegro安全间距问题

allegro安全间距问题

时间:10-02 整理:3721RD 点击:

一块板子上,我全都是用的,8Mil的安全间距,但是在走线时,走相同网络,比如GND,我在GND旁边打孔,少于8mil也会产生DRC错误,真郁闷,如何解决这问题,高手指点.

constrain,
same net drc /off

多谢

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top