微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > HDL高手请进

HDL高手请进

时间:10-02 整理:3721RD 点击:

在原有的模块电路新加了器件,所以就更新不了网表,把器件加在模块外面是可以的,请各位达人帮忙看看。先谢了。

Error (PXL): Properties on instance and package do not match.
       Schematic instance: @SCHEMA_LIB.TOP(SCH_1)AGE12_I11@SCHEMA_LIB.MODULE(SCH_1)AGE1_I105@DIODE_LIB.TRANSIL(CHIPS) (MODULE: MODULE; PART: TRANSIL)
       Package: D4
       Property: REUSE_INSTANCE
       Value on instance: MODULE_71
       Value on package: MODULE_70

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top