微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 高人解答关于导入第3方网表问题

高人解答关于导入第3方网表问题

时间:10-02 整理:3721RD 点击:

求助:

(1)在用orcad做的原理图,本来是可以直接导出网表到allegro的,但是因为原理图本身不规范,而allegro对规范性很挑剔,于是我选用telesis.dll的格式生成第3方网表,网表是顺利生成了,但是导入allegro的时候却有这样的提示:

一类是:

PACKAGES
R-CAPC1608N-HX! R-CAPC1608N-HX; C1
                               ^
ERROR: Cannot find device file for 'R-CAPC1608N-HX'.

我在allegro中设置的PAD和PSM路径中都有这样的封装,为什么还有这样的提示?难道是我生成网表的时候有问题?这个device file出现问题如何处理,非常感谢高人的回复,感谢,  

已经搞定,只要设置个devpath 就可以了

上一篇:较好的PCB板场
下一篇:HDL高手请进

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top