微波EDA网，见证研发工程师的成长！

首页 > 研发问答 > PCB设计问答 > Cadence Allegro > CAPTURE CIS建库元件问题

CAPTURE CIS建库元件问题

时间：10-02 整理：3721RD 点击：

在画线可以取消栅格捕捉.....
而在放引脚时....都是捕捉栅格的....
这是怎么回事...?

这个好像是软件的默认设置吧

上一篇：关于netlist的导入和library的导出
下一篇：用allegro画pcb，怎么进行撤销操作？

栏目分类

热门文章

Copyright © 2017-2020 微波EDA网版权所有

Top