微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 如何检查设计好的PCB与原理图的网络有无不同?

如何检查设计好的PCB与原理图的网络有无不同?

时间:10-02 整理:3721RD 点击:

如何检查设计好的PCB与原理图的网络有无不同?高手请指教.多谢!

 

 

论坛里有答案

在哪里啊?

在哪里啊?

up!只知道用ORCAD同ALLEGRO对接后,逐个查NET 。这两个东东能不能用什么快捷的命令来查呢?用HDL做的就可以用网络对比的命令来查。

请高手说说,用ORCAD做的原理图与ALLEGRO如何对比网表的不同呢?多谢!

用Design Sync里的Design Differences..就可以了,试试!

用DESIGN SYNC查不出来啊,你就是故意把PCB两个不同的网络连在一起,依然比较不出来的.不信你可以试试.不知道是不是用DESIGN COMPARE 比较的.但我不会使用DESIGN COMPARE

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top