微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 如何检查布好的线路有无短路

如何检查布好的线路有无短路

时间:10-02 整理:3721RD 点击:

 

如果你的原理图没有问题,PCB布完后没有DRC,就行了。

可以在setup/drawing options/status里查看,没有DRC,各项都是绿色就OK了.

用的啥软件呀

这里当然说的都是Allegro了

呵呵呵。

多谢!各位指点.我的板子上有一些DRC 错误,是不是有一些错误可以忽略.

Yes

1、首先要保证在CONSTRAINTS中进行了正确的规则设置并把相应的DRC检测打开。

2、正片走线层没有DRC错误可以保证非负片网络没有短路

3、负片会自动避让铜皮,只要孔设计正确不会出现铜皮和孔的短路现象。但如果UNTI线设置不好以及光绘文件设置不好会出现铜皮短路。也有断路现象。

举一个典型断路的例子:如果你不小心用UNTI线在负片采用ADD CONNECT命令连接了两个网络,该软件是不会报错的,软件报告网络也是链接的,但光绘后板子就是断路的。大家可以试一下。

楼上说的UNTI线是anti etch吧?

2008年:你说的方法很具体。多谢!UNTI线,是2D线吗?能说明白点吗?

用cam或g2000都可以

如果有AdivA这个软件的话,就可以帮你们检查出来短断路的问题!

还有Valorye

我说的UNTI线就是UNTI ETCH线。负片分割铜皮、掏空铜皮用

2008年:多谢指点!看来你在ALLEGRO应用方面,已经到了如火纯青的地步了!

有空谈谈,(来个精华贴):在ALLEGRO155中,多人分工合作,来LAYOUT是如何实际操作的?让我们新手开开眼界!

先谢过!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top