微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 敷铜时出现的怪问题?

敷铜时出现的怪问题?

时间:10-02 整理:3721RD 点击:

我在大面积敷铜的时候,Shape和我走的线,焊盘等等都联在一块了:

请大虾看下图:


然后再DRC检验就有错了,请问该怎么办,谢谢

解决了,应该是动态的,不过那样显得栅格太大,线太细,看起来没有上面的踏实

基本都不会,还说是怪问题。

有时候会发现不能避开这种情况了,我都是将动态改静态,在改动态,相当是刷新了一样。

原来这样

呵呵,原来刷新需要这样做啊

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top