微波EDA网,见证研发工程师的成长!
搜 索
首页
微波射频
射频和无线通信
天线设计
硬件设计
PCB和SI
通信和网络
测试测量
应用设计
研发杂谈
研发问答
首页
>
研发问答
>
PCB设计问答
>
Cadence Allegro
> 有用CITS25算阻抗的朋友请帮忙看看这两层阻抗怎么算
有用CITS25算阻抗的朋友请帮忙看看这两层阻抗怎么算
时间:10-02
整理:3721RD
点击:
10层板,叠层结构为 S1 G1 S2 P1 S3 S4 P2 S5 G2 S6, S3和S4的走线层是按 embedded microstrip算阻抗,还是用edge-coupled offset stripline算阻抗呢?
上一篇:
怎么修改元件库里的封装?
下一篇:
请教 place_grid_top
栏目分类
移动通信
微波和射频技术
无线和射频
PCB设计问答
硬件电路设计
嵌入式设计讨论
手机设计讨论
信号完整性分析
测试测量
微电子和IC设计
热门文章
cadence多版本同时安装和切换
高速PCB设计系列基础知识62|
为什么ORCAD的原理图不和alle
OrCAD capture生成netlist
关于SPB163的破解
我绕的一组DDR3数据线等长,请
gloss功能,大家平时都会用到
allegro16.6 user preferen
Copyright © 2017-2020
微波EDA网
版权所有
网站地图
Top