微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > FPGA中PLL锁相环配置问题

FPGA中PLL锁相环配置问题

时间:10-02 整理:3721RD 点击:
在配置PLL过程中,打开了megawizard plug-in manager后,下拉菜单中没有IO这个选项,更别说选ATLPLL了,求问这是什么情况!PLL配置教程原帖http://wenku.baidu.com/link?url= ... G-9Z4Dc0vCu4dJdlx_a



quartus版本不一样了吧,他那个是老版本,新版本有改动了!

我现在正在做的是将50M倍频至100MHZ,程序已经做好了,就是配置PLL出了问题。第一个图是我电脑中的图,第二个是教学贴的图,大家帮帮忙,小弟在此谢过了!

我发现我回答了你好多问题,要考虑收费了,

之前不是给你了嘛,我找到问题了,是因为我的Quartusii的driver没装全,刚才重装了一下就好了


我的也是这样,重装一下就好了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top