微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > Actel FPGA PLL锁相环倍频分频问题

Actel FPGA PLL锁相环倍频分频问题

时间:10-02 整理:3721RD 点击:
Actel FPGA PLL锁相环的最大能达到几倍频几分频?我在网上查了一下有人说是20倍频,10分频,但是我没有在芯片手册里面找到资料,想要确认一下。

这个也不懂,看看

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top