微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > Verilog如何比较方便的实现循环位移?

Verilog如何比较方便的实现循环位移?

时间:10-02 整理:3721RD 点击:
常见的a<<b;语句,这是属于非循环语句。那么问题来了怎么方便的实现循环位移?
我提供一种方式:对于一个三位的数据:{a[2:0],a[3]};这样实现循环位移。
大家还有没有其他好方法?

你这个已经很好了啊!

这个已经是最好的了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top