关于VGA显示图片的问题

1. module test_ram(
   
2.     input clk_100MHz,
   
3.     input rst,
   
4.     output reg[3:0] R,
   
5.     output reg[3:0] G,
   
6.     output reg[3:0] B,
   
7.     output HS,
   
8.     output VS);
   
9.     reg[17:0] addra=0;
   
10.     wire douta;
    
11.     reg[1:0] cnt = 0;
    
12.     wire clk_25MHz;
    
13.     reg color=0;
    
14.     always @(posedge clk_100MHz)
    
15.     begin
    
16.         if(rst) cnt H_Left&& h_cnt V_Left && v_cnt =H_Left)&(h_cnt =V_Left)&(v_cnt H_Left && h_cnt V_Left && v_cnt<V_Left+400)
    
17.             begin
    
18.                 case(color)
    
19.                 0:begin R=0;G=0;B=0; end
    
20.                 1:begin R=4'b1111;G=4'b1111;B=4'b1111; end
    
21.                 endcase
    
22.             end
    
23.         end
    
24.     end
    
25.     blk_mem_gen_0 ram0 (
    
26.       .clka(clk_100MHz),    // input wire clka
    
27.       .ena(1),      // input wire ena
    
28.       .wea(0),      // input wire [0 : 0] wea
    
29.       .addra(addra),  // input wire [17 : 0] addra
    
30.       .dina(0),    // input wire [0 : 0] dina
    
31.       .douta(douta)  // output wire [0 : 0] douta
    
32.     );
    
33. endmodule

应该是你取的地址有问题，你再看下吧