有木有搞基于FPGA的缩放算法，看了好多论文，原理懂就是没有fpga实现的思路，求交流，求大神指点

可以参考ALTERA 的VIP中的scaler，ISE也有scaler的IP核

恩恩，好的，那我可以先用IP核试着做吗?为啥我的quartus13.0只有Scaler' 2 edge atap

感兴趣的 我的邮箱qq：836843065  有一些缩放方面的资料，可以讨论