微波EDA网,见证研发工程师的成长! 2025年04月26日 星期六
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 在Quartus II 13.1里编完程序,查看RTL电路时发现,变量的值与程序里写的高低位反了,怎么回事?大神,求指点!

在Quartus II 13.1里编完程序,查看RTL电路时发现,变量的值与程序里写的高低位反了,怎么回事?大神,求指点!

时间:10-02 整理:3721RD 点击:
在Quartus II 13.1里编完计数器的程序,查看RTL电路时发现,变量的值与程序里写的高低位反了,怎么回事?大神,求指点!
程序和RTL电路如下:
加载中...


加载中...


程序里写计数器自加1,在RTL电路里怎么变成了自加8了?高低位反了?

已解决。研究发现B[3..0]只是一个选择信号,并不是cnt要加的数,把cnt[0]~reg[3..0]展开发现,B[3..0]的4'h8只是选择cnt的第0位加1。

已解决。研究发现B[3..0]只是一个选择信号,并不是cnt要加的数,把cnt[0]~reg[3..0]展开发现,B[3..0]的4'h8只是选择cnt的第0位加1

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top