微波EDA网,见证研发工程师的成长! 2025濠德板€楁慨鐑藉磿閹达箑绠柨鐕傛嫹04闂傚倷绀侀幖顐︽偋閻愬搫绠柨鐕傛嫹28闂傚倷绀侀幖顐﹀窗濞戙垹绠柨鐕傛嫹 闂傚倷绀侀幖顐も偓姘煎櫍瀹曚即骞囬濠呪偓鍧楁煥閻曞倹瀚�婵犵數鍋為崹鍫曞箰閹绢喖纾婚柨鐕傛嫹
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > Error loading design # Error: Error loading design # Pausing macro ex...

Error loading design # Error: Error loading design # Pausing macro ex...

时间:10-02 整理:3721RD 点击:
如图,quartus11.0 调用modelsim时候总是出现:Error loading design# Error: Error loading design
#        Pausing macro execution 这个问题,请大神赐教,小白不胜感激!

请确认testbench在Quartus中设置是否正确?

这个问题你解决了吗,我也遇到了,能指导一下吗

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top