微波EDA网，见证研发工程师的成长！

首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 我怎么看不懂这个（定时提取电路），求大神分析一下哈

我怎么看不懂这个（定时提取电路），求大神分析一下哈

时间：10-02 整理：3721RD 点击：

老师说作业是要用maxplus2设计定时提取电路，然后说可以参考这个。请问这个就是定时提取电路么

图片太模糊了！

上一篇：Error loading design # Error: Error loading design # Pausing macro ex...
下一篇：FPGA编程LVDS信号图像处理技术

栏目分类

热门文章

Copyright © 2017-2020 微波EDA网版权所有

Top