微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > error loading design

error loading design

时间:10-02 整理:3721RD 点击:

最近用modelsim仿真工程时老是遇到报错:error loading design ,而且无其他错误信息,设计的编译也能通过。我百思不得其解,不知大家能否帮忙解决
还有一个问题,我重装了modelsim ase后发现Library那里没有显示Altera仿真库了,这是怎么回事

遇到过类似的问题,代码编译没问题,但modelsim启动仿真的时候会报错,说Error loading design。一般都是一些内部信号定义不一致之类的问题。比如设计中有两个子模块A和B,A给B传递一个信号,但是A的输出端口和B的输入端口中,这个信号的类型、位宽等定义的不一致。这样的代码在编译时是检查不到语法错误的,在启动仿真时才能检测到两个模块之间的这个信号对接不上,所以才会报错。你再检查一下modelsim的日志文件(工程目录下的transcript),一般都能找到出问题的模块。Ps:编译通过只是说明代码中没有语法错误了,所以编译通过不代表代码就没问题了。

是这样的,所用的工程以前是可以仿真的,而且没出问题,也不存在你说的那种问题

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top