ISE中verilog怎么调用两个函数，程序如图
时间：10-02
整理：3721RD
点击：
如题，单独调用可以，调用两个的话就识别不了，求大神指教
FPGA中不可以这么写的，因为硬件的实现并不是完全按照你的意图的，不过可以这么解决，首先wire sig1,sig2；分别进行调用，最后在依据sw的值进行相应的输出，这样就可以满足小编的要求了...