微波EDA网，见证研发工程师的成长！

首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > verilog出错，求大神解答！

verilog出错，求大神解答！

时间：10-02 整理：3721RD 点击：

这个问题怎么解决?软件是vivado

从错误提示来看，应该是你的工程没有建立正确，建议按照学习文档给的步骤走一遍！

上一篇：ISE中verilog怎么调用两个函数，程序如图
下一篇：急求！谁有2048的verilog代码！或者提供一下思路也好

栏目分类

热门文章

Copyright © 2017-2020 微波EDA网版权所有

Top