微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 信号完整性分析 > 信号完整性分析讨论 > DDR4减小信号延迟时间,是增加还是减小DK值

DDR4减小信号延迟时间,是增加还是减小DK值

时间:10-02 整理:3721RD 点击:
DDR4设计时,如果要减小信号延迟时间,在布线不变的情况下,是增加基板的DK值还是减小DK值?

传输速度约等于C/(sqrt(dk)),所以减小延迟,增大dk

失误 写错了 减小dk

这个公式是经验公式?
减少延迟,就增加DK吧。

对啊 经验公式 减小传输延迟不就是要增大传输速率吗,减小dk吧

dk越小,带来信号在介质中传输速率变大。

这个是一个比较复杂的问题,如果是从理论上存数学的分析的话,延时减小,相应dk也减小,信号传输速度变快,但是对于同一个设计,不能仅仅的只改变介质来解决,因为改变介质后其他设计不变 的话会带来更多的信号完整性问题,这样实际的延时可能由于信号完整性问题反而增加,纯粹提醒下

了解微带线和带状线的区别就知道了,应该减小DK,信号传输速率才快

减小DK值,传播速度增加,延时减小

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top