微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 信号完整性分析 > 信号完整性分析讨论 > DDR3的数据线、地址线、clock等长该怎么控制

DDR3的数据线、地址线、clock等长该怎么控制

时间:10-02 整理:3721RD 点击:
请问DDR3的数据线、地址线、clock等长该怎么控制呢?都以clock为参照,该怎么控制?

数据线, DDR3, 地址线, clock

支持读写平衡的话时钟和地址做等长,DQ组内做等长,时钟和DQS基本没有等长关系。

123124`1122

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top