微波EDA网，见证研发工程师的成长！

首页 > 研发问答 > 信号完整性分析 > 信号完整性分析讨论 > Cadence 16.6 PDN IRDrop仿真问题

Cadence 16.6 PDN IRDrop仿真问题

时间：10-02 整理：3721RD 点击：

各位大虾，小弟在运行Cadence 16.6 PDN Static IRDrop仿真时，停在如下界面不前进，请问是否正常?

感激不尽！

上一篇：大家一起看看iPad的主板
下一篇：半于串rdn与耦合的理解

信号完整性 SI Hyperlynx Sigrity IBIS模型 IBIS PCB 相关文章：

栏目分类

热门文章

Copyright © 2017-2020 微波EDA网版权所有

Top