讨论差分线松耦合和紧耦合问题

和小编讨论一下，我也目前正遇到差分线的问题，是DDR3的三对差分线，阻抗要求是100欧，线宽为5mile，线距为7mile，请问小编这个松耦合和紧耦合有具体的量化吗?
恳请赐教

lz不会吧，差分线相位180，自身会有窜扰问题吗，好像第一次听说哎！

差分线对应该都走紧耦合比较好，跟内、外层没有多少关系！

目前我们做差分线都倾向于紧耦合， 就是线间距不超过线宽的2倍为紧耦合，3倍以上为松耦合，没区分走外层还是内层。对100欧的差分对，外层不容易做到100欧。紧耦合的好处有以下几点：1，节省布线空间。2，更好地抑制共模噪声。3，更好地使走线的阻抗与过孔的阻抗匹配（过孔阻抗按60到80欧姆估计）。目前只想到这些，希望对大家有帮助。

量化的的话没有确定的值，可以参照5楼所说的3W的法则

请问是否考虑过查分线之间的串扰?

你可以仿真试试，  串扰是减不掉的

谢谢小编

差分紧耦合是可以抑制外界对差分对的干扰，差分对相位相反，故可将外界叠加的串扰相抵消；
对于差分对内的相互串扰，还真不好说，串扰的话应该会因为相位相反，使得相位差变小，影响的话不太清楚。

紧耦合会使差分线的线宽变窄，损耗增大。所以紧耦合没有想象的那么好！

自然有缺点，看你关注那点

外层差分走线奇模式与偶模式之间的传输差异是不是不可避免?这么说来差分线不适合外层走?
另外，问个问题：内外层走线阻抗在制板工艺上，哪个更容易控制?

高手现身吧

我觉着要看实际情况吧，如果外层走松耦合的时候，差分线的旁边正好有一根单根线是不可避免的，那你还会选择松耦合吗?小GONG！