微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 信号完整性分析 > 信号完整性分析讨论 > DDR地址线比数据线长可以吗?

DDR地址线比数据线长可以吗?

时间:10-02 整理:3721RD 点击:
在做一块DDR2的板子,地址线与控制线,向时钟线等长,数据线向DQS等长,但是时钟线比DQS大约长5MM,这样可以吗?

貌似不可以吧,DQS是参考时钟线的···

时钟线要短 也要看情况(延时) 肯定不会长过数据线!还是听听有经验的怎么讲吧!我也学习下!我的只是个人想法!如误人子弟,请批评指出!

一般来说长度排布是dq、dqs《ads、cmd、control《clk,互相之间误差在200mil。
dq、dqs、dm同组在-+25mil
ads、cmd、contro之间误差在-+50

DQS yu DQ 保持等长

DQS与时钟相差最多不能超过半周期的1/10,例如DDR2-800MHZ,半周期是1250ps,1/10=125PS,这相当一根22mm走线的距离。也就是不能超过2.2cm,才是安全的。

我比较保守取得是1/20,这里就是11mm。

啊哈哈,看看

来学习学习。

不可以吧,DQS是以时钟做为参考的,DQ以DQS做为参考的,其他的以时钟作为参考的

这要看具体芯片的。一般的是时钟线》=地址线》=数据线   不过这个大于也不能超过1cm 一般在200mil为宜!

DDR2的数据线或者地址线 有绝对长度控制吗?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top